差動バランス型HP_AMPとUSB_DAC Act.3

当初、電源12V駆動でを考えていたのですが
15Vの方がよさそうな「感」がしています。
しかし、聞き比べても違いは判りません。
電源15V駆動にした場合、
秋月電子の新シリーズ１８Ｗクラスに変更するつもりです。

製作にあたり、ぺるけ師匠のオリジナル回路から
コンデンサ、抵抗器の変更をしています。

出力段のトランジスタには、ヒートシンクを取り付けました。

☆電源部コンデンサの変更
1000uF/16V　→　1000uF/25V　φ12.5×20㎜
2200uF/16V　→　4700uF/25V　φ16×30㎜
L-ch 4700uF/16V　→　10000uF/16V　φ18×35㎜
R-ch 4700uF/16V　→　10000uF/16V　φ18×35㎜
☆出力段コンデンサの変更
４個のすべて
4700uF/16V　→　10000uF/16V　φ18×35㎜

☆電源部抵抗器の変更
2.2Ω　→　2.2Ω2W
15Ω　→　6.2Ω2W
☆出力段抵抗器の変更
8.2Ω　→　3.3Ω　→　2.2Ω
☆ドライバー段抵抗器の変更
56Ω　→　51Ω
☆負帰還抵抗器の変更
120kΩ　→　91kΩ

内寸66mm高 のケースに収めるために
電解コンデンサを倒立させ、平ラグに取り付けました。
最終的に天地を反対にすればスマートになると思います。
平ラグの図面をPDFにしました。
http://seyo.info/2016/0218-00.pdf

注意して見ていただく点。

約10日間をまとめてアップしました。

平ラグの図に間違いがあり、当初は音がでませんでした。
ジャンパー線を、１本付け忘れが原因でした。
おはずかしい限りです。
動作しない時点の写真にがあります。

出力段抵抗器の変更は、3.3Ωで完成後、
無理やり、2.2Ωに差し替えてします。
よって はんだ付けが、スマートではありません。

平ラグを変形させます。

はんだは、２度に分けます。

最初に抵抗器とジャンパー線。

頒布していただいた部品を
自作測定器で確認しました。

プラねじ右が、目指す理想的な
「はんだ」の仕上がり具合。

小さなトランジスタを取り付け後。

PART4と同様にヒートシンクを装着。

スペーサで取り付け高さを確認しながら
上部25+1=26mm、下部30mmです。

高さに余裕はありません。

箔付MDFボードで仮実装。

サイドは66mm×30mm赤松板。
フロントは1mmアルミ板。

歪率は、VP-7723A を
GP-IB & EXCEL で自動測定、
54×3=162ステップ、約40分。
（歪率と残留雑音の測定時には、
D.M.M.のリード線を外し、
上蓋をしています。）

５台のD.M.M.で測定。

3.3Ω　仕様

2.2Ω　仕様

2.2Ω　仕様の電圧測定

L-chは、入力短絡。
R-chに信号を入れ、上段を測定。

18Ω負荷時（R-chの出力電圧3.35V）
L　⇔　R
------
6.2Ω（旧15Ω）下流の電圧。
11.0V　⇔　11.1V
ドライバーTRベースの電圧。
5.87V　⇔　5.80V
2.2Ω（旧8.2Ω）２個の両端の電圧。
0.43V(98mA)　⇔　0.49V(111mA)
-----
15V　0.8A スイチング電源
利得　1.7倍（18Ω負荷、1kHz）
最大出力　0.6W　1kHz　1%
残留雑音　23uV（帯域＝80kHz）
クロストーク特性　18Ω負荷　1kHz　0.220mV　⇔　3.35V　(-83.6db)

02/19 追記
各電圧別　1kHz の歪率測定。
測定ポイントを減じています。

電源は、HP 6632A　を使用。無信号時の電流は、

 9.0V 0.22A
12.0V 0.33A
15.0V 0.44A
17.0V 0.51A

でした。