2016/03/10

差動バランス型HP_AMPとUSB_DAC Act.8

2016/03/16 追記
やっと完成したと思って、残留雑音と歪率の測定を始めたら、
13V用のスイッチングレギュレータからの影響らしく、
残留雑音が、R-chに比べ、L-ch(央寄りのユニット)の
方が高い状況になっています。
現在、その対策のため試行錯誤を重ねています。
(シリーズレギュレータに交換を含む。)
対策完了後、その結果をアップしたいと思います。

供給電圧24VACアダプタ 1本で動くようになりました。
秋月電子の
スイッチングACアダプター24V1A STD-24010U
http://akizukidenshi.com/catalog/g/gM-06240/
ACアダプタの過電流保護回路が働いてしまい、約0.5秒間隔の点滅状態。
抵抗器 10Ω 10W を挿入しています。
(改善する余地があります。)

電源部分は下図になりました。




-----------------------------------------
差動バランス型HP_AMP は、
-----------------------------------------
供給電圧は15V~17Vを想定しています。
負荷インピーダンスは18Ωを想定しています。

製作にあたり、ぺるけ師匠のオリジナル回路から
ダイオード、コンデンサおよび抵抗器の変更をしています。

☆電源部コンデンサの変更
1000uF/16V → 1000uF/25V φ12.5×20㎜
2200uF/16V → 4700uF/25V φ16×30㎜
L-ch 4700uF/16V → 10000uF/16V φ18×35㎜
R-ch 4700uF/16V → 10000uF/16V φ18×35㎜
☆出力段コンデンサの変更
4個のすべて
4700uF/16V → 10000uF/16V φ18×35㎜

☆電源部抵抗器の変更
2.2Ω → 1.5Ω 1W → 2.2Ω 2W
15Ω → 5.1Ω 1W → 5.1Ω 2W
☆出力段抵抗器の変更
8.2Ω → 2.2Ω
☆ドライバー段抵抗器の変更
56Ω → 51Ω
☆負帰還抵抗器の変更
120kΩ → 91kΩ

☆電源部分ダイオードの変更
10E1×2個 → 1N4007×3個

平ラグの図面をPDFにしました。
http://seyo.info/2016/0320-00.pdf

http://seyo.info/2016/0320-41.pdf
http://seyo.info/2016/0320-42.pdf
http://seyo.info/2016/0320-43.pdf
http://seyo.info/2016/0320-44.pdf

-----------------------------------------
FET差動バッファ式 DAC は、
-----------------------------------------
2SK30A-Y×2個の定電流回路を

片チャンネル当たり
-----
2SC1815-Yを2個
18kΩ
220Ω
-----
で構成した定電流回路に変更しました。

☆電源部抵抗器の変更
2.2Ω → 100Ω
( 電圧調整のための抵抗値変更です。 )












0 件のコメント:

コメントを投稿